이직 · 삼성전자 / 공정설계
Q. [공정설계 직무 이직]
안녕하십니까 선배님들 저는 공정설계 직무를 희망하는 취준 4학년 학생입니다. 직무 선택에 고민을 하던 중 직무의 미래성에 대한 생각을 안해볼 수거 없었습니다. 그런점에서 공정설계가 직무 자체의 매력도 너무 좋지만 만약 안맞을 시 높은 유관부서와의 협력성으로 인해(?) 직무 변경(공설->회설or공기)이 용이하다는 이야기를 들었습니다. 이것이 맞는지 궁금합니다. 만약 아니라면 용이한 직무나 앞으로 미래가 밝은 직무가 궁금합니다. 감사합니다
2026.02.23
답변 7
- 탁탁기사삼성전자코사장 ∙ 채택률 78% ∙일치회사직무
채택된 답변
공설에서 회설은 거의어렵구요..ㅎ 직무자체가 다릅니다. 물론 레이아웃 참고하고 이런건 있겠지만 회로는 전자공학만 갈 수 있지만 공설은 재료 신소재 화공 등등 다양한 느낌처럼요 ㅎㅎ 공설에서 공기 그리고 공기에서 공설은 직무변경 가능하나 이것도 서류쓰고 면접보고 삼성내에서 자체적으로 행하는 잡포스팅 제도에 합격하여야하고 쉽지않습니다 ㅎㅎ 괜찮은 부서는 지원자가 엄청 많아서요 ㅎㅎ 보통 포토나 에치 하시는 분들이 소자스펙이나 소자구조를 조금 더 깊게 잘 알기때문에 공설 개발실로 가시는 경우를 꽤 봤습니다.
- 33분커리er삼성전자코이사 ∙ 채택률 50% ∙일치회사
가장 메인 되는 직무중 하나라고 볼수있고 공정기술 / 회로설계와도 연계돼있고 process flow를 잘 알 수 있기때문에 타부서와 밀접한 관계가 있어서 직무변경시 용이합니다 도움되셨다면 채택 부탁드립니다
- 도도다리쑥국삼성전자코이사 ∙ 채택률 57% ∙일치회사
공설에서 공기나 회설로 직무변경은 없다고 봐도 될 정도로 가능성이 낮습니다. 반도체 쪽에서 그나마 용이한 직무면 품질팀 정도 있겠네요
프로답변러YTN코부사장 ∙ 채택률 85%멘티님 공정설계에서 공정기술로의 직무 전환은 유관 부서로서 지식 공유가 많아 수월한 편이지만 회로설계는 요구되는 전공 지식의 결이 전혀 달라 이동하기 매우 어렵습니다. 처음부터 본인의 전공과 적성에 맞는 공정 분야에 집중하여 전문성을 깊게 파고드는 방향으로 진로를 확고히 잡으세요. 채택부탁드리며 파이팅입니다!
- 물물방개구리삼성전자코사원 ∙ 채택률 67% ∙일치회사직무
공정설계 -> 공정기술로의 이동은 전배나 파견 등으로 흔하게 볼 수 있지만, 공정설계 -> 회로설계는 본적이 없습니다
- PPRO액티브현대트랜시스코전무 ∙ 채택률 100%
먼저 채택한번 꼭 부탁드립니다!! 공정설계는 PFD·P&ID, 설비용량 산정, 유틸리티 계산 등 전 공정을 이해해야 하므로 협업 범위가 넓습니다. 예를 들어 삼성엔지니어링, 현대엔지니어링 같은 EPC에서는 공정설계 경험자가 공정기술·시운전·기술영업으로 이동하는 사례가 실제로 있습니다. 다만 ‘자동 전환’은 아니고, 프로젝트 경험과 성과가 있어야 합니다. 미래성 측면에선 2차전지·수소·친환경 플랜트 분야 공정설계/공정기술은 성장성이 높습니다. 직무 이동 용이성만 보고 선택하기보다, 계산·시뮬레이션 중심 업무가 본인 성향에 맞는지가 더 중요합니다.
- 황황금파이프삼성전자코부사장 ∙ 채택률 77% ∙일치회사
안녕하세요. 공정설계 직무의 경우 회로 설계와 공정기술 중간정도에 위치한 직무라고 보시면 됩니다. 향후 공정설계 쪽에 취업하시고 잘 맞지 않는다면 내부 직무이동 제도를 통해서 충분히 이동할 수 있습니다. 너무 걱정하지 마시고 우선은 본인이 준비했고 가장 강점이 있는 쪽에 지원하셔서 합격부터 하는게 좋아 보입니다. 도움되었다면 채택 부탁드립니다.
함께 읽은 질문
Q. 삼성전자 ds 공정설계 지원
현재 서성한 전자전기계열 4학년에 재학 중인 학부생입니다 학점: 4.16/4.5 어학: 토스 IH 기타: ADsP서울대학교 디지털회로설계 연구인턴 2개월 (RTL 설계, FPGA 구현 및 최적화 중심) 교내 학장상(폐배터리 재사용을 통한 PM 배터리 공급 아이디어) 반도체 5과목 수강(학부 실습에서 기계적 박리·전사, 포토리소그래피, FE-SEM 분석:장비를 독립적으로 운용한 수준은 아니며 조교 주도의 학부 실습·참관과 결과 분석 형태였습니다 현재 반도체 공정설계 직무를 희망하고 있습니다 다만 공정설계는 소자·공정 연구실, TCAD, 클린룸 공정 경험이 있는 지원자나 석사 지원자의 비중이 높고 모집 인원도 많지 않다는 이야기를 들어, 제 경험으로 지원하는 것이 현실적인지 고민하고 있습니다. 궁금한 점은 다음과 같습니다 현재 스펙으로 삼전 메모리 공설, 하이닉스 소자·공정 관련 직무에 지원할 경쟁력이 있는지 다른직무로 눈을 돌려야할지 남은기간 어떻게 활용해야하는지 조언부탁드립니다
Q. 공정설계 스펙
안녕하십니까 선배님들 공정설계 직무를 희망하는 4학년 학부생입니다. 아래 활동에서 공정설계와 연관해서 인턴 자소서를 적으려 하는데 공정설계 직무자분들의 고견을 듣고 싶어 글을 남깁니다. 스펙: 뉴로모픽 소자의 신경 발화특성을 구현하기 위해 virtuoso 프로그램을 활용한 아날로그 회로 설계 및 Lay out 설계 및 검증(pre sim,post sim,drc,lvs) 활동을 진행했습니다. 여기서 공정 설계 자소서를 작성할 때 쓸 부분이 있을지 궁금합니다.(추가적으로 삼전 메모리 사업부 직무기술서를 보니 레이아웃이 있어서 관련해서 현직자분들께 어떤 업무를 하는지 진짜 레이아웃 설계를 하는건지 등 여쭤보고 싶습니다)
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
궁금증이 남았나요?
빠르게 질문하세요.